华为韬定律（τ Theory）

SMIC中芯国际N+2关键指标基本接近TSMC N7。

根据华为公开信息，疑似华为使用的半导体工艺的2D密度在2030年可能接近TSMC N3水平，2031年可能得益于国产EUV或其他技术改进，可能接近TSMC A14水平。实际存疑，不排除华为将在TSMC N5水平的平面工艺基础上，逻辑堆叠3~4层，实现不用EUV的前提下，做到TSMC A14水平的可能性。

华为韬定律既不能唯半导体工艺密度，要看实际性能。并提出一个统一的计量单位τ，整合包括频率、延迟、带宽、吞吐量等等计量单位，整个产业链所有的人员优化实现的性能提升都统一用τ来计量。并提出：τ（n+1）= τ（n）/ a。

a缩放因子，按华为的定义，其实际就是华为认为每年等效提升多少倍性能，功耗受限的移动设备，每年约提升1.3倍。安全关键型自主系统（可能是车用芯片），约为每年1.5倍。人工智能负载，每年甚至可高达10倍。

τ和能效关系不大，既所谓人工智能负载10倍性能提升是不计功耗的。

移动设备靠3D封装，类似于AMD的X3D，但是AMD的X3D只堆叠L3缓存，华为的逻辑折叠还会堆叠逻辑计算单元。根据华为论文显示，高功耗模块不堆叠，且避免相邻，目前工程实现上采用工程上较为成熟的W2W HB改进型。相对存储芯片连线更多更密集。位置优化细粒度相对传统EDA更高，传统EDA位置按模块分布，华为逻辑堆叠，细粒度到达每一个逻辑门单元。

人工智能可以达到10倍的提升，主要就是优化数据在闪存，内存，计算芯片之间移动的效率，首先统一总线。然后HBM内存现在2.5D封装在一块基板上，已经放不下了，没办法再加，HBM内存本身的堆叠层数也遇到瓶颈，要改用光链接I/O。

除了堆叠逻辑计算单元外，其他的友商应该也在演进。

华为复仇者联盟：

半导体代工：中芯国际、华虹、晶合集成；EDA：华大九天；芯片互联：澜起科技；

封装：长电科技、通富微电子、华天科技、华海清科、华海诚科、拓荆，材料商鼎龙、安吉科技。

光通信器件：中际旭创，新易盛，光迅科技，天孚通信。

展望麒麟2026

从目前释出的信息来看，0.9V就可以跑2.5Ghz，而9030的2.75Ghz要1.1V。峰值性能未必有多大提升，但是能效上似乎会有很大的提升。

逻辑折叠在实现上可以近似抽象为堆更多晶体管，降频率，降电压。峰值性能暂时没有明显提升，但是能耗比可以有显著提升，同时比较容易堆规模的模块，多核性能、GPU、NPU等收益可能相对更大。

2026.9.9：

折叠屏搭载麒麟9050pro对比9030pro，CPU单核峰值性能要靠功耗换性能，提升不大。但是实现9030pro的单核性能，功耗显著下降。

NPU堆了三倍规模，相同性能功耗降低66%。GPU规模提升不很大，相同性能功耗也下降了58%。但是如果要追求峰值性能，功耗增长就会非常非常快。

极客湾测试显示，GPU能效已经超越Tensor G6这颗比较拉跨的TSMC N3P芯片，在优势场景下已经展现出了令人咂舌的潜力。